基于 C PL D 技术的数字化语音存储与回放系统

精品资料全集分享

第28卷第2期

2001年北京化工大学学报

JOURNAL OF BEI J IN G UN IV ERSIT Y OF CHEMICAL TECHNOLO GY

Vol.28,No.2

2001

基于CPLD 技术的数字化语音存储与回放系统

周　瑗　杨丽华

(北京化工大学信息科学与技术学院,北京　100029)

摘　要:介绍了“数字化语音存储与回放系统”的一个设计方案。系统控制器是用Xilinx 公司的CPLD -XC95108PC84芯片实现的。实验表明用CPLD 实现控制器的系统有着设计快速,调试方便,系统噪声低,语音回放

效果好,PCB 板面积小等多方面的优点。

关键词:CPLD ;在系统可编程;数字化语音存储与回放系统;EDA 中图分类号:TQ 05013

收稿日期:2000210217

第一作者:女,1952年生,副教授

　　数字化语音存储与回放系统可高保真处理语音信号,也可处理一定质量的音乐信号。本文的设计

方案,其核心部件控制器是用Xilinx 公司XC9500系列的CPLD (Complex Programmable Logic Device )XC95108PC84芯片实现的。在电子设计技术中CPLD 有多方面的优势:在系统编程,时延特性可预

测,引腿锁定能力强等。使得用CPLD 实现控制器的系统具有设计快速,调试方便,噪声低,语音回放效果好,PCB (Protected Circuit Board )板面积小等多方面的优点。

1　数字化语音存储与回放系统

111　设计要求

为高保真处理语音信号及处理一定质量音乐信号,设计要求如下:

(1)低频放大器的声压级增益为46dB ,功率放大器的声功率级增益为40dB ,增益均可调;

(2)带通滤波器:通带为300Hz ～314kHz ;(3)模数转换器:采样频率f s =8kHz ,字长=8位;

(4)数模转换器:变换频率f c =8kHz ,字长=8

位;

(5)语音存储时间≥10s 。212　设计方案

根据设计要求将该系统分为三个状态:待机状态、录音状态、放音状态,分别由三个输入信号控制进入这三个状态。系统主要由模数转换器ADC

(Analog to Digital Converter )、数模转换器DAC (Digital to Analog Converter )、静态存储器SRAM (Static Random Access Memory )和控制器等几部分

组成。设计方案如图1所示。

图1　系统框图

Fig 11　System diagram

图中R ES 为复位信号。R 为录音信号。P 为放音信号。C L K 为控制器时钟。V S 为采-保电路的采

样信号。C L K 1、S TA 、E 0C 、D A TA1为ADC 模数转换器的时钟信号、转换开始信号、转换结束信号和8位数据输出信号。E N1、E N2分别为三态门1和三态门2的使能信号。C S 、W E 、A DDRE 、D A TA2为SRAM 静态存储器的片选信号、读2写信号、17位地址信号和8位数据信号。W E 低电平为有效写信号,高电平为有效读信号。W R 、D A TA3为DAC 数模转换器的写信号和8位数据输入总线信号。V S 的频率取8kHz ,采样时间取12μs 。控制器的时钟C L K 和ADC 模数转换器的时钟C L K 1都取为640kHz 。SRAM 静态存

第1页下一页