一种电子产品老化测试系统的设计与实现

一种电子产品老化测试系统的设计与实现

!工业控制计算机"!""#年!"卷第$期!"

一种电子产品老化测试系统的设计与实现

69:;<=>=?@-AB9-9=C>C;D=DE>=5B9FCGD=;F0GD?HFC3HG=&;=I9:C,J:C9-张

冰!深圳大学信息工程学院"广东深圳(%$"."#

摘

要

针对电子产品的可靠性问题"设计并实现了以单片机K,0’8"为核心的基于+,’$(总线的01测试数据处理端$上位机测试过程监控端和下位机产品工作流程测试端的三级电子产品老化测试系统"并对各级测控节点的软硬件设计及测试实现方法作了介绍%该系统可用于实现电子产品功能和性能的在线老化测试"自动检测出产品元器件故障和生产工艺造成的隐藏缺陷"为改进生产工艺和提高产品质量提供决策%目前该系统已应用于智能电子锁的老化测试中%

关键词&老化测试系统"+,’$(总线"单片机

"#$%&’(%

ID?9>BL;CMG9B;>N;B;CJAGDNB9-DE9B9FCGD=;FAGD?HFC:O>+,’$(NH:N>:9?NHG=&;=AGD?HFCC9:C:J:C9-H:;=<K,0’8"-;FGDFD=CGDBB9G:;:?9:;<=9?>=?;-AB9-9=C9?O;=LM;FM>8&B>J9G>GFM;C9FCHG9(01C9:C?>C>AGDF9::;=<B>J9GO->:C9G-;FGDPAGDF9::DGC9:CAGDF9::?;:AB>J>=?-D=;CDGB>J9GO:B>Q9-;FGDAGDF9::DGAGD?HFCLDGREBDLAGDF9::C9:CB>J9G;:H:9?/,DECL>G9>=?M>G?L>G9?9:;<=>=?C9:C-9CMD?DE=D?9:;=9>FMB>J9GDECM9:J:C9->G9;=CGD?HF9?/IM9:J:C9-F>=N9H:9?CD;-AB9-9=CD=B;=9NHG=&;=C9:CDEEH=FC;D=:>=?G9B;>N;B;CJA9GEDG->=F9DE9B9FCGD=;FAGD?HFC:OC9:C;=<CM9FD-AD=9=CE>HBC:DECM9AGD?HFC>=?H=FDQ9G->=JDECM9M;??9=E>HBC:?H9CDFD-AB9SAGD?HFC;D=AGDF9::>HCD->C;F>BBJOM9=F9AGDQ;?;=<:DBHPC;D=:CD;-AGDQ9AGD?HFC;D=AGDF9::>=?AGD?HFCTH>B;CJ/IM9:J:C9-M>:N99=>AAB;9?CDCM9AGD?HFC;D=AGDF9::DENHG=&;=C9:CDE>=;=C9BB;<9=C9B9FCGD=;FBDFR/

)*+,-&.$UNHG=&;=C9:C:J:C9-O+,’$(NH:O-;FGDFD=CGDBB9G

一种电子产品老化测试系统的设计与实现

诸如电子门锁等安防产品的可靠性在实际应用时通常是首先要考虑的因素#是产品最主要的性能指标之一$为了测试产品在极限工作环境的可靠性水平#将不合格的元器件筛选出来同时使产品的隐性缺陷在使用前被发现#需要对产品进行高低温老化测试$老化测试可以使元器件尽快在几十小时内渡过其常温下需要工作%"""多小时的早期失效期#而进入其相对稳定长达!"多年的偶然失效期#同时由于生产工艺产生的电路隐藏缺陷也能被及时激活发现$

老化测试具有测试标准严格%测试温度在&’()*$()之间&的特点#产品在测试过程中在测试系统控制下按一定的流程工作$产品在测试时的工作状态与功能模块的参数需要实时记录下来$为了降低测试成本#实现测试的批量化#监测的实时化和响应的快速化#本文设计实现了一种基于+,’$(总线和单片机的三级产品老化测试系统$考虑到单片机的驱动能力和抗干扰能力相对有限#采用了+,’$(总线将单片机控制的产品测试台架互联构成一个多机老化测试网络平台$+,’$(总线采用平衡差分传输#抗干扰性好#传输距离在%"""-以上#可互联多达

的测试结果数据上传到01机$在01机端可实现测试数据的保存’测试报告的打印等功能$

图%三级分布式产品老化测试系统总体结构

!(.个节点#非常适合组成成本低廉的多机通信系统$!系统硬件结构%/%总体结构

图%为系统的01机’上位机和下位机的三级总体结构$上位机和下位机都采用单片机#分别配以+,’$(总线转换器#实现上下位机基于+,’$(总线的数据传输功能$下位机安装在高

低温老化测试房内#根据测试流程产生模拟的输入信号使产品始终处于工作状态$上位机放置在测试房外#采用巡检的方式依次采集下位机对产品工作状态的检测信息#并根据需要对下位机进行控制#实现上位机对下位机的监控功能$01机通过2,3接口与上位机相连#并在一次批量测试完成后#将保存在上位机

%/!上位机硬件设计

图!为上位机硬件原理框图#主要包括测试信息显示’下位

机巡检控制选通信号产生及数据传输接口电路三部分$

测试信息显示电路采用动态扫描方式由排列成$行#每行

%.个456的阵列及7位数码管组成$每个456表示相对应的下位机测试出错有否#7位数码管中的.位用于显示测试经历的时间或当前测试温度#另8位数码管显示当前正在测试的下

位机号$

上下位机的通信采用了上位机控制的巡检方式#上位机总是处于接收状态#上位机通过二级译码方式采用#’%(’芯片循环产生若干下位机的选通信号#并通过中断方式中断始终按测试流程工作的下位机$下位机响应中断后将其设置为发送状态#